๋ณธ๋ฌธ ๋ฐ”๋กœ๊ฐ€๊ธฐ

ํ•˜๋“œ์›จ์–ด/๊ณต๋ถ€ํ•˜๊ธฐ

๊ทธ๊ฒƒ์„ ์•Œ์•„๋ณด์ž - ARM Cortex-M3

ARM Cortex-M3


Cortex-M3


Cortex-M3 ํ”„๋กœ์„ธ์„œ๋Š” ๋งˆ์ดํฌ๋กœ ์ปจํŠธ๋กค๋Ÿฌ, ์ž๋™์ฐจ ์‹œ์Šคํ…œ, ์‚ฐ์—… ์ œ์–ด ์‹œ์Šคํ…œ ๋ฐ ๋ฌด์„  ๋„คํŠธ์›Œํ‚น ๋“ฑ

๋‹ค์–‘ํ•œ ๋ฒ”์œ„์˜ ๋ถ„์•ผ์—์„œ ์‚ฌ์šฉํ•  ์ˆ˜ ์žˆ๋Š” ๊ณ ์„ฑ๋Šฅ, ์ €๊ฐ€์˜ ํ”Œ๋žซํผ์„ ์œ„ํ•ด ๊ฐœ๋ฐœ๋œ ํ”„๋กœ์„ธ์„œ์ž…๋‹ˆ๋‹ค.


Specifications


Architecture : ARMv7-M

Bus Interface : 3x AMBA AHB-Lite interface (Harvard bus architecture)

AMBA ATB interface for CoreSight debug components

ISA Support : Thumb/Thumb-2 subset

Pipeline : 3-stages

Memory Protection : Optional 8 region MPU with sub regions and background region

Bit Manipulation : Integrated Bit-field Processing Instructions and Bus Level Bit Banding

Interrupts : Non-maskable Interrupt (NMI) + 1 to 240 physical interrupts

Interrupt Priority Levels : 8 to 256 priority levels

Wakeup Interrupt Controller : Optional

Enhanced Instructions : Hardware Divide (2~2 Cycles), single-cycle (32x32) multiply,

Saturated Adjustments Support

Sleep Modes :

- Integrated WFI and WFE Instructions and Sleep On Exit capability

- Sleep and Deep Sleep Signals

- Optional Retention Mode with Arm Power Management Kit

Debug : Optional JTAG and Serial Wire Debug ports, Up to 8 Breakpoints and 4 Watchpoints

Trace : Optional Instruction (ETM), Data Trace (DWT), and Instrumentation Trace (ITM)


DMIPS/MHz range : 1.25 ~ 1.89

CoreMarkยฎ/MHz : 3.34

MPU(Memory Protection Unit) : Yes (option)

Maximum MPU Regions : 8

Trace (ETM or MTB) : ETMv3 (option)

DSP(Digital Signal Processing) : No

Floating Point Hardware : No

Systick Timer : Yes

Built-in Caches : No

Tightly Coupled Memory : No

Bus Protocol : AHB Lite, APB

Single Cycle Multiply : Yes (option)

CMSIS Support : Yes

Dual Core Lock-Step Support : No


๋ฐ˜์‘ํ˜•