๋ณธ๋ฌธ ๋ฐ”๋กœ๊ฐ€๊ธฐ

ํ•˜๋“œ์›จ์–ด/๊ณต๋ถ€ํ•˜๊ธฐ

๊ทธ๊ฒƒ์„ ์•Œ์•„๋ณด์ž - ARM Cortex-M1

ARM Cortex-M1


Cortex-M1


Cortex-M1 ํ”„๋กœ์„ธ์„œ๋Š” ๊ธฐ์กด M0๊ณผ M0+์™€๋Š” ๋‹ฌ๋ฆฌ FPGA์— ์ ํ•ฉํ•˜๊ฒŒ ์„ค๊ณ„๋œ ์ตœ์ดˆ์˜ MCU์ด๋‹ค.

๋˜ํ•œ ARM์ด Actel์ด๋ผ๋Š” ๊ธฐ์—…๊ณผ ํ•ฉ์ž‘์œผ๋กœ ๊ณต๋™ ๊ฐœ๋ฐœํ•œ ํ”„๋กœ์„ธ์„œ๋กœ ๋ผ์ด์„ผ์Šค๋ฅผ ์ทจ๋“ํ•˜๊ณ  ์žˆ๋Š”๋ฐ,

์ด ๊ธฐ์—…์€ ๋งˆ์ดํฌ๋กœ์นฉ์˜ ์‚ฐํ•˜์— ์žˆ๋Š” ๊ธฐ์—…์ด๋‹ค.


Specifications


Architecture : ARMv6-M

Bus Interface : AMBA AHB-Lite, Von Neumann bus architecture

with optional Tightly Coupled Memory interface (I-TCM and D-TCM)

ISA Support : Thumb/Thumb-2 subset

Pipeline : 3-stages

SysTick Timer : Optional

Multiplier : Options of fast or area optimized 32x32 multiplier

Bit Manipulation : Bit banding region can be implemented with Corstone Foundation IP

Interrupts : Non-maskable Interrupt (NMI) + 1 to 32 physical interrupts (configurable)

Wakeup Interrupt Controller : None

Interrupt Priority Levels : 4 priority levels per interrupt

Instruction and Data Tightly Coupled Memories : 0K ~ 1024K (configurable)

Debug : Full or reduced debug (full - 4 Breakpoint and 2 Watchpoint comparators)


DMIPS/MHz range : 0.8

CoreMarkยฎ/MHz : 1.85

MPU(Memory Protection Unit) : No

Maximum MPU Regions : 0

Trace (ETM or MTB) : No

DSP(Digital Signal Processing) : No

Floating Point Hardware : No

Systick Timer : Yes (option)

Built-in Caches : No

Tightly Coupled Memory : Yes

Bus Protocol : AHB Lite

Single Cycle Multiply : No

CMSIS Support : Yes

Dual Core Lock-Step Support : No


๋ฐ˜์‘ํ˜•